非易失性存储器

尖端材料和设备推动低延迟非易失性存储器的创新研究

目前有两种不同的技术用作 CPU 访问的内存:SRAM 和 DRAM。但这两种内存都是易失性内存,这意味着停电或关机时保存的数据将丢失。目前正在研究和开发一种新的内存类型(持久性或存储级内存,SCM),它是非易失性的,也就是说断开电源的时候数据不会丢失。

存储级内存(Memory)

存储单元的延迟是 CPU 请求的数据返回到 CPU 所花时间的度量;延迟因应用或应用案例以及处理器和内存的架构而异。通常,DRAM 的延迟在 15 到 100 纳秒范围内,而 NAND 的延迟在 80 到 120 微秒范围内。延迟之间的间隙是“存储级内存”(SCM) 的目标。

部分具有低延迟的非易失性内存的设计可以与 DRAM 媲美:一种类型是 MRAM(磁阻随机存取存储器)。延迟介于 DRAM 和 SSD 之间的其他技术有 PCM(相变内存)或 ReRAM(可变电阻式存储器)等。文献中描述了其他技术和存储单元设计,世界各地的大学和实验室也正在研究新型和新颖的单元。

Western Digital 在非易失性存储器方面的努力

Western Digital 研究团队内的 NVM 小组负责评估所有候选 NVM 存储单元设计。 

存储单元不仅必须能够保存数据,而且还必须能够在商业上可接受的时间内保留数据。存储单元的速度必须落在 SCM 的目标延迟内,并且单元的使用寿命必须满足 SCM 的要求。存储单元必须可使用当前的硅制造设备制造出来,并且如果要在数据存储市场上具有竞争力,该技术必须能够扩展到越来越小的节点。 

为了完成这一任务,NVM 团队必须研究现有材料和新的材料,制造存储单元,随后测试这些单元,并根据 SCM NVM 单元的目标规格来表征这些单元。 

有前景的存储单元技术需要优化,没有一个单元会在第一次检查时就能满足全部规格,那些有前景的单元必须经过优化(在材料、制造工艺等方面)。此外,还必须研究单元属性随尺寸的变化,以确定该技术是否可扩展。 

在确定合适的存储单元之后,NVM 研究团队就会与 Western Digital 内部的其他团队合作,研究将该技术产品化并将其用于制造产品所需的条件。这需要在从集成到操作系统到建立晶圆厂再到生产新技术等方面下功夫。

Western Digital 纳米级实验室

为了实现这些目标,该研究机构建立了纳米级实验室,这在存储和内存行业中是独一无二的。

该实验室拥有一套薄膜沉积工具、图案化工具、表征设备和建模能力,可以制造、研究和开发用于纳米器件的新型材料。

然后,这些材料被制成图案,并用其他材料覆盖,以生产纳米器件和测试电路,所有这些都在同一个实验室中进行。在材料开发、器件设计、制造和测试周期的最后,要在另一套电学表征工具中进行测试。

加入我们的技术创新之旅

© 2024 Western Digital Corporation 或其关联公司。保留所有权利。